이벤트 AI를 실제 하드웨어에서 실행하는 Neuromorphic Edge Architecture
DVS Event Vision과 SNN에서 생성된 시공간 정보를 이동체 내부에서 처리하기 위해서는 센서 입력, 이벤트 버퍼, SNN 추론엔진, 메모리, 제어 프로세서와 외부 인터페이스가 하나의 엣지 시스템으로 연결되어야 합니다.
로보윙크의 Neuromorphic Edge Architecture 연구는 알고리즘 자체를 다시 설명하는 것이 아니라, 학습된 SNN 모델을 실제 하드웨어에 매핑하고 지연·메모리·전력·인터페이스를 함께 최적화하는 실행 구조에 초점을 둡니다.
하드웨어 관점에서는 이벤트 패킷의 수신과 버퍼링, SNN 추론, 시스템 제어, 외부 장치 연동을 각각 독립 블록으로 나누고 데이터 이동을 최소화하는 구조를 설계합니다.
DVS와 외부 센서에서 들어오는 비동기 이벤트의 포맷을 해석하고 Timestamp와 주소정보를 내부 데이터 구조로 변환합니다.
버스트성 이벤트 입력을 완충하고 메모리 및 추론엔진으로 전달하는 데이터 이동 구조를 구성합니다.
가중치 참조, 뉴런 상태 업데이트, 임계값 비교와 스파이크 발생을 전용 하드웨어로 실행합니다.
레지스터 설정, 실행 스케줄링, 오류처리, 모드 제어와 외부 시스템 명령을 담당합니다.
로봇 제어기와 주변장치가 사용할 수 있도록 통신·상태·제어 인터페이스를 제공합니다.
SNN 학습 알고리즘 자체가 아니라 추론 과정에서 반복되는 스파이크 라우팅, 가중치 접근, 막전위 누적과 발화를 효율적으로 실행하는 하드웨어 구조를 연구합니다.
활성 이벤트를 필요한 뉴런·시냅스 영역으로 전달하고 처리 순서를 관리합니다.
학습된 가중치를 로컬에 배치하여 외부 메모리 접근과 데이터 이동을 줄이는 구조를 연구합니다.
뉴런 막전위와 내부 상태를 저장하고 스파이크 입력마다 갱신합니다.
누적 상태의 임계값을 비교하고 출력 스파이크와 Reset 동작을 생성합니다.
SNN 엣지 하드웨어의 핵심은 모든 연산 블록을 항상 최대 부하로 동작시키는 것이 아니라, 스파이크와 활성 뉴런을 중심으로 연산·메모리 접근·스케줄링을 조절하는 데 있습니다.
실제로 발생한 스파이크만 큐에 등록하여 우선순위와 처리 순서를 관리합니다.
활성 시냅스와 뉴런 상태에 필요한 메모리 영역만 선택적으로 접근합니다.
뉴런 상태와 중간결과를 가능한 한 연산 블록 가까이 유지해 데이터 이동을 줄입니다.
유휴 구간의 블록 활성도를 줄이고 이벤트 밀도에 따라 실행자원을 동적으로 배분하는 구조를 검토합니다.
SNN 하드웨어의 성능은 연산기뿐 아니라 가중치와 뉴런 상태를 어디에 배치하고 얼마나 자주 이동시키는지에 크게 좌우됩니다. 현재 구현과 차세대 비휘발성 메모리 연구를 분리하여 단계적으로 접근합니다.
MPW 및 초기 SoC 구현에서는 제어가 단순하고 검증이 용이한 온칩 SRAM과 이벤트 버퍼를 중심으로 가중치와 뉴런 상태를 배치하는 구조를 검토합니다.
중장기 연구에서는 비휘발성 메모리와 Compute-in-Memory 구조를 이용하여 가중치 저장과 누산 연산의 데이터 이동을 더 줄이는 뉴로모픽 아키텍처로 확장합니다.
SNN 모델을 하드웨어에 올리는 과정에서는 네트워크 구조, 정밀도, 메모리 배치, 레지스터와 드라이버까지 하나의 실행환경으로 설계해야 합니다.
SNN 계층과 뉴런 그룹을 가속기 자원 및 메모리 영역에 배치합니다.
가중치와 상태값의 비트폭을 조정하여 정확도·메모리·연산량 간 균형을 찾습니다.
RISC-V/MCU가 가속기를 설정·실행하고 상태를 읽을 수 있는 제어 인터페이스를 정의합니다.
모델 로딩, 실행시간 측정, 이벤트·메모리 사용량 분석을 위한 Runtime과 SDK를 구성합니다.
초기 알고리즘 검증 환경에서 시작하여 FPGA/MPW 기반 하드웨어 검증을 거치고, 최종적으로는 이벤트 기반 SNN 연산에 최적화된 전용 아키텍처로 발전시키는 단계적 연구 로드맵입니다.
DVS 입력과 SNN 알고리즘의 기능·데이터 흐름을 범용 엣지 컴퓨팅 환경에서 먼저 검증합니다.
Event I/O, SNN Accelerator, RISC-V/MCU 및 메모리 구조를 RTL/FPGA와 MPW 단계에서 검증합니다.
MRAM/ReRAM 등 비휘발성 메모리와 SNN 연산을 결합한 저전력 뉴로모픽 SoC 구조로 확장합니다.
실제 실행 플랫폼의 데이터 처리 효율과 하드웨어 자원 사용성을 중심으로 평가합니다.
연구분야 네 페이지는 동일 내용을 반복하는 것이 아니라 하나의 기술 스택을 서로 다른 계층에서 설명하도록 구성합니다.
밝기 변화 이벤트의 취득·보정·표현과 시공간 데이터 전처리를 연구합니다.
이벤트를 스파이크로 변환하고 시간 패턴을 학습·추론하는 AI 모델을 연구합니다.
SNN 모델을 전용 가속기, RISC-V/MCU 및 메모리 구조에 매핑합니다.
다중 센서와 이동체 상태정보를 정합하고 실제 시스템 인터페이스로 연결합니다.
SNN Accelerator, RISC-V/MCU SoC, 메모리 구조, HW/SW Co-design 및 MPW 구현을 위한 기술협력을 검토합니다.
